# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-340270

(43) Date of publication of application: 10.12.1999

(51)Int.CI.

H01L 21/60 H01L 23/10

(21)Application number: 10-148968

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:


29.05.1998

(72)Inventor: TAKASE YOSHIHISA

# (54) SOLDER BUMP FORMATION METHOD AND MANUFACTURE OF SEMICONDUCTOR MODULE (57) Abstract:

PROBLEM TO BE SOLVED: To provide a method for forming the solder bump of excellent accuracy and excellent reliability on a semiconductor element at a low cost, and the manufacturing method of a semiconductor module to which a flip chip is mounted by using it.

SOLUTION: Photosensitive polyimide is coated on a semiconductor wafer where a barrier metal 18 is formed and is pre-baked. Thereafter, the pattern of a first layer is exposed, curing is performed and the polyimide layer 20 of the first layer is formed. Then, the photosensitive polyimide is coated and pre-baked again, the pattern of a second layer is exposed thereafter, curing is performed and the polyimide layer 21 of the second layer is formed. Then, by filling cream solder paste 22 in the opening part of the first layer and the second layer with a squeegee by using the cream solder paste and passing it through a solder reflow furnace, solder is solidified by surface tension and a round desired solder bump 23 is formed.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

# (12) 公開特許公報 (A) (11) 特許出願公開番号

特開平11-340270

(43) 公開日 平成11年 (1999) 12月10日

(51) Int. C1. 6 H01L

識別記号

FΙ

H 0 1 L

604 E

21/60 23/10

23/10

21/92

В

審査請求 未請求 請求項の数9

OL

(全8頁)

(21) 出願番号

特願平10-148968

(22) 出願日

平成10年(1998)5月29日

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 ▲髙▼瀬 喜久

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 滝本 智之 (外1名)

(54) 【発明の名称】はんだバンプ形成方法及び半導体モジュールの製造方法

#### (57) 【要約】

【課題】 低コストで、精度良く、信頼性にも優れたは んだパンプを半導体素子上に形成する方法及びそれを用 いてフリップチップ実装をした半導体モジュールの製造 方法を提供することを目的とするものである。

【解決手段】 パリアメタル18を形成した半導体ウエ ハ上に感光性ポリイミドを塗布しプリベークし、その 後、第1層のパターンを露光し、キュアを行ない第1層 のポリイミド層20を形成する。次に、再度感光性ポリ イミドを塗布しプリペークし、その後、第2層のパター ンを露光し、キュアをして第2層のポリイミド層21を 形成する。次にクリームはんだペーストを用いスキージ で第1層、第2層の開口部にクリームはんだペースト2 2を充填し、はんだリフロー炉に通すことにより、はん だが表面張力で凝集し、丸い所望のはんだバンプ23が 形成される。



20

30

#### 【特許請求の範囲】

【請求項1】 半導体素子のアルミニウム電極表面には んだバンプを形成する方法であって、電極をメタライズ する工程と、その上を前記電極表面よりも大きな面積の 開口部を有するマスクで覆う工程と、前記開口部にクリ ームはんだを充填する工程と、前記マスクを除去後、前 記クリームはんだを加熱する工程とを有し、前記クリー ムはんだが加熱により前記電極表面上に凝集するととも に、前記マスクの厚みよりも高いはんだバンプを形成す ることを特徴とするはんだパンプの形成方法。

【請求項2】 電極間の間隔が狭い場合、開口部の形状 を細長く形成するとともに、はんだバンプの高さが一定 となるように開口部の容積を調整することを特徴とする 請求項1記載のはんだバンプの形成方法。

【 間求項3 】 電極表面の大きさが異なる場合、その大 きさに応じて開口部の形状を調整するとともに、はんだ の高さがほぼ一定となるように開口部の容積を調整する ことを特徴とする請求項1記載のはんだパンプの形成方 法。

【請求項4】 クリームはんだのはんだ粒径が5~20 μmであることを特徴とする請求項1記載のはんだバン プの形成方法。

【請求項5】 マスクをメタルマスクまたは樹脂マスク で形成することを特徴とする請求項1記載のはんだバン プの形成方法。

【請求項6】 マスクを2つの層から形成し、第1層の 開口部を電極表面よりも同じかあるいは小さく形成する とともに、第2層の開口部を第1層の開口部の面積より も大きく形成することを特徴とする請求項1記載のはん だパンプの形成方法。

【請求項7】 第1層の開口部の大きさを変えることに より、パンプ面積を調整可能にするとともに、第2層の 開口部の大きさを変えることによりバンプ高さを調整可 能とすることを特徴とする請求項6記載のはんだパンプ の形成方法。

【請求項8】 第1層および第2層を感光性ポリイミド で形成することを特徴とする請求項6記載のはんだパン プの形成方法。

【請求項9】 請求項1~8のいずれか記載の半導体素 子上に形成されたはんだパンプを該半導体素子を搭載す 40 べき配線基板の電極パッドと重ね合わせその重なった部 分を加熱することにより両者を接合した後、アンダーフ ィル材を半導体素子と配線基板の間に流し込むことによ り作製することを特徴とする半導体モジュールの製造方 法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体集積回路素子 の入出力電極の形成法に係り、特にフリップチップ実装 に好適なはんだパンプ形成方法及び半導体モジュールの 50 製造方法に関するものである。

[0002]

【従来の技術】近年、電子機器の小型化に伴い、IC、 LSIなどの半導体素子は高密度、高集積化が進められ ている。また、半導体素子の実装面からみても電極間隔 の狭ピッチ化、入出力電極数の増大といった傾向にあ る。さらに電卓、ノートパソコン、携帯電話にみられる ように薄型化が要求されている。

【0003】これらの要求に対して、フリップチップ方 10 式やTAB方式などのワイヤレスポンディング方式が一 括接合や位置合わせ精度からくる信頼性、実装の薄型 化、高密度化などの面からマッチしており、今後の半導 体素子の実装技術の一つの大きな柱となることが予想さ れ多くの研究開発がなされている。

【0004】ワイヤレスポンディング方式では、一般に 半導体素子のアルミニウム電極上に突起電極あるいはバ ンプと呼ばれる金属突起物が形成される。

【0005】この突起電極の一つとしてはんだバンプが あり、古い技術ではあるが実装性の観点から利点が多 く、現在ファインピッチ、低コスト化を目指して研究開 発が進められている。

【0006】従来はんだパンプを形成する方法として は、ウエハの回路素子表面の全面にはんだとなじみの良 い金属を蒸着法あるいはスパッタ法でメタライズした 後、所定の電極位置にはんだをマスク蒸着するとか、あ るいは電解めっきを施してはんだバンプを形成する方法 がとられていた。

【0007】これらの方式の大きな欠点は半導体ウエハ の回路素子表面の全面にメタライズするため半導体素子 へのストレスが大きく信頼性上問題が発生する場合も多 々あった。さらに、はんだをマスク蒸着する方法では厚 いはんだを供給するのが極めてコスト高である。また電 解めっき法では若干コストが下がるものの半導体ウエハ 製造の一貫として製造する必要があった。例えば電解め っき法ではバンプ形成の前に半導体素子のプロービング による電気検査を行なうと検査傷により電解めっき時に 電流密度の集中がおこり、バンプ髙さのバラツキが大き くなるため半導体製造過程でパンプまで形成した後、電 気検査をする必要があり汎用の半導体チップには採用で きなかった。また電極数の違いにより電流制御が複雑で あり、やはりパンプ精度の点で問題があった。

【0008】一方低コストが期待される方法として特開 平2-90529号公報があるが、この方法も現実には Al電極へ直接はんだ付けする方法であり、Al電極の 材質(通常は微量のSiあるいはCu等が添加されてい る)の違い、あるいはAl電極に形成されたAlの自然 酸化膜の厚みの差によってはんだ付け不良が発生した。 さらには、この方法はドライフィルムを用いているため ドライフィルムの厚みに制約され、髙さの髙いはんだバ ンプの形成が困難であった。

#### [0009]

【発明が解決しようとする課題】従来の技術は、いずれも供給はんだ量の精度や、はんだバンプ形成工程における各種のストレスによる信頼性上での課題、あるいはバンプ形成コストの点で充分配慮がなされておらず、汎用技術としてのバンプ形成法としては採用し難いという課題を有していた。

【0010】本発明は上記従来の課題を解決し、低コストで、精度良く、信頼性にも優れたはんだパンプを半導体素子上に形成する方法及びそれを用いてフリップチッ 10プ実装をした半導体モジュールの製造方法を提供することを目的とするものである。

#### [0011]

【課題を解決するための手段】上記の課題を解決するために、低コストあるいは信頼性面からは蒸着法、スパッタ法等による従来の真空系を用いた方法は採用せず、また精度面、はんだパンプの高さ確保についてはマスクの形状を工夫することによりはんだパンプを形成するための新しい方法を提供するものである。

【0012】このための手段として無電解めっきによりメタライズする工程と、半導体素子の電極面積よりも大きな面積の開口部を有するマスクで電極を覆う工程と、開口部にクリームはんだを充填する工程とマスクを除去する工程(場合によっては永久レジストとして除去しない)と、クリームはんだを加熱する工程を経ることによりクリームはんだ中のはんだが融け、はんだが凝集し、しかもはんだの表面張力でマスクの厚みよりも高いはんだパンプの形成が達成される。

【0013】この方法によって、極めて簡単な設備かつ手法によりパッシベーション膜や電極が腐食されず、又 30無電解めつきによるメタライズ工程により電極のみがメタライズされるため、従来のようにウエハ全面に蒸着等により形成された蒸着メタライズ層による応力がほとんど発生しない。また所望のはんだパンプの高さはマスクによりクリームはんだペースト量が制御されるが通常、高精度印刷用のクリームはんだに使われている40μm

以上のはんだ粒径のものから、より小さなはんだ粒径  $(5\sim20\,\mu\,\mathrm{m})$  のものを開発、使用することにより、さらにマスクへの充填精度をあげ、結果としてパンプの高さ精度を飛躍的に向上することができた。また、半導体素子の電極ピッチの低ピッチ化に対応し、マスクの形状(マスク閉口部の形状を細長く形成する)あるいはマスクの構成(マスクを2層に形成する)を工夫することにより、電極間の間隔が狭い場合も対応できる。これらのことにより、低コストで、精度の高いはんだパンプを半導体素子の全ての電極上に一括形成することができる。さらにこのはんだパンプを形成した半導体素子をフリップチップ実装することにより低コストの半導体モジュールの製造が可能となる。

4

#### [0014]

【発明の実施の形態】本発明による半導体素子のアルミニウム電極へのはんだパンプ形成方法の基本は、(1)アルミニウム電極に無電解めっきによりメタライズする工程、(2)メタライズされた電極表面を所望の開口部を有するマスクで覆う工程、(3)マスクの開口部にクリームはんだを充填する工程、(4)マスクを除去する工程(場合によっては永久レジストとして除去しない)、(5)クリームはんだを加熱する工程である。

【0015】(実施の形態1)以下、本発明の第1の実施の形態について図1(a) $\sim$ (e)を参照しながら説明する。

【0016】先ず、図1(a)に示すように従来の方法により各種のトランジスタ、配線等が形成されたシリコン基板1上にアルミニウム電極2を形成した後、全面に $Si_8N_4$ からなるパッシベーション膜3を形成し、更にパッシベーション膜3を選択的にエッチング除去してアルミニウム電極2の大部分が露出した半導体素子(図3、表1)を準備した。なお、図3は半導体素子のパッドの配置図を示し、表1は同パッド座標を示している。【0017】

10011

【表1】

No.	ピン名	х	Y	Na	ピン名	x	Y
101	GND	2594	439	113	POCO	-2564	- 293
102	XIN	2510	1073	114	POC1	-2564	- 726
103	XOUT .	2510	1278	115	POC2	-2564	-1209
1.04	RESETN	1900	1306	116	POC3	-2199	-1324
105	РОЛО	1081	1324	117	INT	-1628	-1329
106	POA1	598	1324	118	POD0	- 567	-1287
107	POA2	-1258	1324	119	POD1	1195	-1287
108	P0A3	-1741	1324	120	POD2	1729	-1287
109	POB0	-2174	1324	121	POD3	2263	-1287
110	POB1	-2564	1209	122	POEO	2527	-1287
111	P0B2	-2564	726	123	POE1	2527	- 753
112	рова	-2564	293	1.24	VDD	2523	- 219

【0018】次に、メタライズ工程として、図1(b) に示すように前記半導体素子のアルミニウム電極2の表 面をソフトエッチングし、Alの酸化膜を除去した後、 ジンケート処理液に浸漬し亜鉛の粒子を析出させた後、 酸化還元反応型の無電解ニッケルめっき液に浸漬してア ルミニウム電極2上にニッケル膜4を形成した。次に置 換反応型の無電解金めっき液に浸漬し、ニッケル膜4の 表面に厚さ0.05μmのフラッシュ金めっき膜5を形 成し、Ni-Auからなるパリアメタル層を形成した。 【0019】次に、マスクで覆い、クリームはんだを充 填する工程として、図1(c),(d)に示すように、 先ず、マスクとして通常のスクリーン印刷で使用するメ タルマスク6を用意した。但し、メタルマスク6の開口 部の形状は下記の説明の内容で計算し、半導体素子の電 極面積より大きく細長い形状とした(図4)。メタルマ スク6の開口部が半導体素子の電極と一致するようにセ ッティングし、はんだ粒径が5~20μmのクリームは 40 んだペースト7を用いスキージでメタルマスク6の開口

【0020】次に、加熱工程として、図1(e)に示すようにはんだリフロー炉に通すことにより、クリームはんだペースト中のはんだ粒子が融け、はんだ付け性が良好な先に形成したパリアメタル層の上にはんだの表面張力で凝集し、丸い所望のはんだパンプ8が形成される。

部にクリームはんだペースト7を充填した後、メタルマ スク6を持ち上げ、半導体素子の電極を含む半導体素子

の表面にクリームはんだを印刷した。

【0021】ここで、マスクの開口部の形状を説明す

る。クリームはんだペーストの量がはんだパンプの高さに関係するため、マスクの開口部必要容積を計算した。 先ず、図2に示すようにはんだパンプの形状を仮定し、 はんだパンプの体積を次の式により求めた。

[0022]

 $V=V1+V2=(4/3\pi r^3 \times 1/2)+xyh$  ここで、V:はんだパンプの体積、V1:はんだパンプ上半分の体積(球の半分; $4/3\pi r^3 \times 1/2$ )、V2:はんだパンプ上半分より下の体積(A1電極開口部面積(xy)×高さ(h))である。

【0023】本実施の形態で使用したクリームはんだのフラックス成分は体積で約50%なのでクリームはんだの体積は溶融後、洗浄するとフラックス成分はなくなるため約半分になる。

【0024】従って所望のはんだバンプを得るには2Vのクリームはんだの量が必要となるため、マスクの開口部の容積は2Vになるよう設計した。

[0025] 本実施の形態では、図2に示すように、はんだパンプ12の髙さ (H) を $80\mu$ mにするために、 $r=50\mu$ m、 $h=30\mu$ mとし、x, yは、A1電極の開口部サイズ $x=100\mu$ m、 $y=100\mu$ mを用い、はんだパンプの体積 (V=561、 $799\mu$ m³)を計算した。

【0026】ここで、メタルマスクの厚みに関しては、75µm以下がメタルマスクの製造上、またクリームはんだペーストのメタルマスクからのペーストの抜け性の 50点で最適であることが実験でわかった(メタルマスクの 10

厚みが $75\mu$ m以上になるとペーストの抜け性が悪くなり結果としてはんだバンプの高さバラツキが大きくなる)。

【0027】本実施の形態では厚さ $50\mu$ mのメタルマスクを用いたのでメタルマスクの開口部の面積(S)は、S=2V/50=22, $472\mu$ m²となる。メタルマスクの開口部の面積(S)はとなりの電極との間隔を考慮して縦、横のサイズを決める必要がある。本実施の形態の半導体素子には、電極ピッチが $200\mu$ mのところ(図3:パッド配置図及び表1:パッド座標;N0. 2とN0. 30間のピッチ)があるので、半導体素子の電極サイズ $100\mu$ m× $100\mu$ mに対し、 $110\mu$ m× $204\mu$ mの細長い形状(図4)を採用した。

【0028】つまり、はんだリフロー炉に通すことにより、クリームはんだペースト中のはんだ粒子が融け、はんだ付け性が良好な先に形成したバリアメタル層15の上にはんだの表面張力ではんだが凝集し、丸い所望のはんだバンプ12が形成される現象を利用した。電極の間隔が狭い半導体素子の場合は、マスクの開口部の形状を細長く形成し、はんだバンプの高さがほぼ一定となるよ20うに開口部の容積を調整した。

【0029】本実施の形態の半導体素子の電極配置(図3)に対しては、図4に示すような細長い形状を有する メタルマスクを作製した。

【0030】次にはんだ粒径が $5\sim20\mu$ mのクリームはんだペーストを用いたが、半導体素子の電極開口部サイズは通常 $60\sim150\mu$ mと小さいためはんだ粒径が $20\mu$ m以上であるとはんだバンプの高さバラツキが非常に大きくなった。一方はんだ粒径が $5\mu$ m以下になるとペースト中のはんだ粒子が酸化されやすくはんだバンプの中にボイドが発生しやすくなり信頼性上問題があった。

【0031】上記の点を考慮した本実施の形態のはんだパンプは6インチウエハ内でパンプ高さ $80\mu$ mに対してパラツキが± $7\mu$ m以下であった。

【0032】このはんだバンプを形成した半導体素子を用いて、通常のフリップチップ実装を実施した(図1、(f))。つまり、はんだバンプ8を形成した半導体素子ウエハを個片の半導体チップにダイシングした後、予め回路基板電極10上に共晶はんだペースト11を印刷 40した回路基板9にはんだバンプ8を形成した半導体チップを搭載しはんだリフローする。その後、アンダーフィル材としてエボキシ系の樹脂で封止し半導体モジュール(図1、(f);アンダーフィル材は図からは省略している)を作製した。この半導体モジュールについて信頼性試験をしたところ充分満足するものであった。

【0033】はんだバンプ形成のためのバリアメタルとしては、従来の蒸着法あるいはスパッタ法により形成したはんだ接続が可能なメタライズ層でも構わないことは言うまでもない。

【0034】また、メタルマスクの替わりに樹脂マスク (ポリイミド、PET等)を作製し同様のバンプ形成を 行なったところ、メタルマスクと同様の結果を得た。

【0035】(実施の形態2)以下、本発明の第2の実施の形態について図5(a)~(e)を参照しながら説明する。

【0036】先ず、図5(a)に示すように従来の方法により各種のトランジスタ、配線等が形成されたシリコン基板19上にアルミニウム電極17を形成した後、全面にSi<sub>3</sub>N<sub>4</sub>からなるパッシベーション膜16を形成し、更にパッシベーション膜16を選択的にエッチング除去してアルミニウム電極17の大部分が露出した半導体素子(図3、表1)を準備した。

【0037】次に、メタライズ工程として、図5 (a) に示すように前記半導体素子のアルミニウム電極17の表面をソフトエッチングし、A1の酸化膜を除去した後、ジンケート処理液に浸漬し亜鉛の粒子を析出させた後、酸化還元反応型の無電解ニッケルめっき液に浸漬してアルミニウム電極17上にニッケル膜を形成した。次に置換反応型の無電解金めっき液に浸漬し、ニッケル膜の表面に厚さ0.05 $\mu$ mのフラッシュ金めっき膜を形成し、Ni-Auからなるパリアメタル18を形成した。

【0038】次に、上記パリアメタルを形成した半導体ウエハ上に感光性ポリイミド"フォトニース"(東レ (株) 製)をスピンナーで均一に塗布しプリベーク(70  $\mathbb{C} \times 1$   $\mathbb{m}$   $\mathbb{i}$   $\mathbb{n}$   $\mathbb{j}$   $\mathbb{j$ 

【0039】次に、第1層のポリイミド層20が形成された半導体ウエハ上に再度感光性ポリイミド "フォトニース" (東レ(株) 製)をスピンナーで均一に塗布しプリベーク (60  $\mathbb{C} \times 3$   $\mathbb{m}$   $\mathbb{m}$ 

(第1層の開口部よりも大きい開口部を有する)を露光し、現像前ペーク(60 $\mathbb{C} \times 1$  $\mathbb{m}$  in)を行なった後現像する。そして、キュア(140 $\mathbb{C} \times 3$  $\mathbb{m}$  in、350 $\mathbb{C} \times 60$  $\mathbb{m}$  in)をして第2層のポリイミド層21(硬化後20 $\mu$ m)を形成する(図5、(c))。

【0040】次に第2層目のポリイミド層21の上にはんだ粒径が $5\sim20~\mu$ mのクリームはんだペーストを用いスキージで第1層、第2層の開口部にクリームはんだペースト22を充填した(図5、(d))。

【0041】その後、はんだリフロー炉に通すことによ

10

り、クリームはんだペースト中のはんだ粒子が融け、はんだ付け性が良好な先に形成したバリアメタル層の上にはんだの表面張力で凝集し、丸い所望のはんだパンプ23が形成される(図5、(e))。

【0042】ここでは、マスクの除去を行なわず永久マスクとして半導体素子の上に残している。本発明ではポリイミドを用いているためこのマスクが半導体のメモリ等に影響するα線をカットすることができメモリの誤動作を防ぐことができる。

【0043】また高さの高いはんだバンプを形成するた 10 めにマスクを2つの層から形成し、第1層、第2層の開口部の形状を工夫した。第1層目の開口部サイズはバンプのサイズを決定するものであり、第2層目の開口部サイズの高さに関係する。

【0044】ここで、第1層のマスクと第2層のマスクの開口部形状について説明する。開口部の容積は、実施の形態1と同様の考え方であり、バンプの高さは第1層目の開口部と第2層目の開口部の容積を加えた容積で決まる。先ず、図2に示すようにはんだバンプの形状を仮定し、はんだバンプの体積を次の式により求めた。

#### [0045]

 $V=V1+V2=(4/3\pi r^3 \times 1/2)+xyh$  ここで、V:はんだパンプの体積、V1:はんだパンプ 上半分の体積(球の半分;  $4/3\pi r^3 \times 1/2$ )、V 2:はんだパンプ上半分より下の体積(A1電極開口部\*

(第2層開口部面積(S))

=  $\{2 \text{ V} - (第1 \text{ 層開口部面積}) \times (10 \mu\text{ m})\} / 20 \mu\text{ m}$ = 52,  $130 \mu\text{ m}^2$ となる。

【0052】本実施の形態の半導体素子には、電極ピッチが264μm(図3:パッド配置図及び表1:パッド 30座標;No. 21とNo. 22の間のピッチ)、200μm(図3:パッド配置図及び表1:パッド座標;No. 2とNo. 3の間のピッチ)のところがあるので、その部分は、110μm×473μmの細長い形状(図

その部分は、 $110 \mu m \times 473 \mu m$ の細長い形状(図6、(c)、(e))を採用し、他の部分は $200 \mu m \times 260 \mu m$ の細長い形状(図6、(c)、(d))を採用した。

【0053】本実施の形態も実施の形態1と同様に、はんだリフロー炉に通すことにより、クリームはんだベースト中のはんだ粒子が融け、はんだ付け性が良好な先に 40形成したバリアメタル層の上にはんだの表面張力ではんだが凝集し、丸い所望のはんだバンプが形成される現象を利用した。電極の間隔が狭い半導体素子の場合は、第2層のマスクの開口部形状を細長く形成し、はんだバンプの高さがほぼ一定となるように開口部の容積を調整した。

【0054】第1層と第2層を重ね合わせると図5、

(c) 及び図6、(f) のようになる。

【0055】上記の点を考慮した実施の形態2のはんだパンプは6インチウエハ内でパンプ高さ80μmに対し 50

\*面積 (xy) ×高さ (h)) である。

【0046】本実施の形態で使用したクリームはんだのフラックス成分は体積で約50%なのでクリームはんだの体積は溶融後、洗浄するとフラックス成分はなくなるため約半分になる。

【0047】従って所望のはんだパンプを得るには2Vのクリームはんだの量が必要となるため、マスクの開口部の容積は2Vになるよう設計した。

【0048】本実施の形態では、図2に示すように、はんだバンプの高さ (H) を $80\mu$ mにするために、 $r=50\mu$ m、 $h=30\mu$ mとし、x, yは、A1電極の開口部サイズ $x=100\mu$ m、 $y=100\mu$ mを用い、はんだバンプの体積 (V=561,  $799\mu$ m³) を計算した。

【0049】本実施の形態では第1層目のポリイミドの厚みを硬化後 $10\mu$ m、第2層目 $20\mu$ mで形成した。【0050】従って、

(第1層開口部面積)  $\times$  (10 $\mu$ m) + (第2層開口部面積)  $\times$  (20 $\mu$ m) = 2Vに成るように設計した。

20 【0051】半導体素子の電極配置(図3)に対しては、第1層の開口部サイズがはんだバンプの底面の形状を決定する。本実施の形態では90 $\mu$ m×90 $\mu$ mの開口部サイズとした(図6、(a)及び(b))。第2層の開口部ははんだバンプの高さに関係する。はんだバンプ高さを80 $\mu$ mにするには、

てパラツキが±5μm以下であった。

【0056】このはんだパンプを形成した半導体素子を 通常のフリップチップ実装を実施し、アンダーフィル材 としてエボキシ系の樹脂を用い半導体モジュールを作製 し、信頼性試験をしたところ充分満足するものであっ た。

[0057]

【発明の効果】以上のように本発明によれば、蒸着法、スパッタ法等によるバリアメタルの形成も不要となり半 導体素子の信頼性、歩留まりは向上する。また高コストである蒸着法によるはんだパンプの形成に比べ非常に低コストでバンプを形成することは明らかである。従って、本発明によるはんだパンプ形成方法及び半導体モジュールの製造方法によれば信頼性の高い、低コストのバンプ及びモジュールが実現できる等工業的価値は大なるものである。

【図面の簡単な説明】

【図1】本発明の実施の形態における各工程の半導体素 子の断面図

【図2】同パンプ形状の断面図

【図3】同半導体素子のパッド配置図

【図4】同実施の形態に用いたマスクの開口部の形状を

#### 示す図

【図5】本発明の実施の形態における各工程の半導体素 子の断面図

【図6】同実施の形態に用いたマスクの開口部の形状を 示す図

### 【符号の説明】


- 1 シリコン基板
- アルミニウム電極
- パッシベーション膜
- 4 ニッケル膜
- フラッシュ金めっき膜
- メタルマスク
- クリームはんだペースト
- 8 はんだバンプ
- 回路基板

- 10 回路基板電極
- 11 共晶はんだペースト
- はんだバンプ 1 2
- パッシベーション膜
- シリコン基板
- パリアメタル層 (A1電極+Ni-Auめっき)


12

- パッシベーション膜
- アルミニウム電極 1 7
- 18 パリアメタル (NI-Auめっき)
- 19 シリコン基板
  - 2 0 第1層のポリイミド層
  - 21 第2層のポリイミド層
  - 2 2 クリームはんだペースト
  - 23 はんだパンプ


[図1]



【図3】



[図4]



[図2]

